بهره رداری از تحمل پذیری خطا در ساختارهای حافظه کش
|
مروری بر پشتیبانی برای ارتباطات ساخت یافته در مدل های کنترل همزمانی
|
الگوریتم های هندسی موازی برای کامپیوترهای چند هسته ای
|
معماری FPGA مقیاس پذیر موازی با هزینه پایین برای کدگشایی LDPC منظم و نامنظم
|
ارزیابی معماری FPGA PLB و تکنیک های بهینه سازی سطح با استفاده از رضایت بخشی بولی
|
معماری سیستم شبکه سنسور ناحیه بدنه بیسیم برای نظارت سلامتی موجود در همه جا
|